cadence sigrity 2017 免费版

cadence sigrity 2017免费版是新版本已经发布，主要用于加速PCB电源完整性及信号完整性仿真。新加入的Allegro PowerTree 拓扑检视器及编辑器能帮助客户快速评估设计流程初期的功率输出方案。全新发布的Sigrity 2017系列产品内置总PCIe 4.0工具包，确保信号完整性符合今年即将发布的全新 PCIe 标准。赶快下载体验新版本吧！

cadence sigrity 2017新功能

·PowerDC – PowerTree 电源回路的拓扑结构

·Speed2000 – 新增 ESD 仿真的流程

·PowerSI – Special void 设定自动化

·3DEM – Partial Inductance 及 SPICE 模型的提取

·SystemSI – 新增 PCI-E Gen4 和 P8+ OpenPOWER Compliance Kit

·XtractIM – XtractIM EPA 的 HTML 报告可与 APD 作交互查询

·T2B – 支持 IBIS 6.1 和 Random Pattern

cadence sigrity 2017新特性

1、PowerTreePower Tree 是一种由电路图或 PCB layout 抽出可视觉化的电源回路的拓扑结构资料的工具。除了产生 Power Tree 外,里面所有的元件属性都可透过手动添加或利用 AMM Model 来带出。它可以协助使用者很容易地进行早期电路功耗的评估及后续的自动化环境及条件的设置。 PowerTree可以单独执行,或是与整合到 PowerDC、OptimizePI 和 Allegro Sigrity PI。

PowerTree 为 DC 分析目的提供以下功能:

·产生一个直观的由 VRM 到 Sink 端的电源拓扑结构

·由电路图 /PCB 布局中提取元件属性

·易于修改的元件资料

·自动识别所有电源网络以进行分析

·轻松查找/追踪电路图中的 ECO 变更

·执行 pre-Layout 的直流分析

·与 AMM model Library 沟通以便使用模型数据

·可储存/载入重复使用 PowerTree 档案

2、Speed2000

新增 ESD Simulation 的工作流程

在 Sigrity2017 中,Speed2000 新增静电分析功能,用来检查放电问题对设计的影响。 ESD 可以定义为两个带电物体之间的静电流,有可能因为接触、短路或因介电质的损坏而触发。

例如:

·通过与敏感设备的人类接触,人体触摸对引发放电现象往往会超过 4,000V。

·USB 缆线因具备供电能力,因此在端口接触瞬间亦会引发放电现象。

·因来自触摸电子设备或系统的人体的静电放电可以产生数千伏特电压和几安培电流,这个现象可以容易导致 IC 内部电路损坏。以下是可能由 ESD 引起的损坏状况:

·设备或系统完全故障

·未预测的设备或系统行为

·电磁辐射的干扰

3、增强对 Allegro 图档的支持

·支持 PCB 背钻结构。

·支持当 brd 文件时转换成 .spd 格式时对背钻孔结构的解析和仿真。

·支持 Tabs routing 布线设计转换成 .spd 格式和仿真。

4、Special void 设定自动化

Void 的大小唯有极小于欲仿真的信号波长方可忽略以便加快仿真速度,因此需要有经验的工程师进行设定避免仿真偏差。新增的自动化功能可以根据仿真的频率自动设定 special void,简化设定难度并加快仿真速度。

5、改善低频的准确性

·以往在提取参数时,如果线路中有串并联被动元件,PowerSI 会一起考虑进来。但是 PCB 分布的众多解耦合电容会使电源平面在低频会有很多共振点,曲线变化很大导致分别由低频仿真器与高频仿真器个别运算的结果结合的曲线 fitting 比较困难。因此比较好的作法是先提取未挂载被动元件的线路参数,之后再与被动元件的参数结合在一起。

·支持 Allegro 档案中的背钻结构

·PowerSI 可以直接支持 Allegro 档案设定的背钻结构,无须在PowerSI里面额外设定。

6、3DEM

·支持多接脚被动元件的 SPICE model

·Partial Inductance 及 SPICE 模型的提取

·支持 quasi-static solver提取的 Partial Inductance,包含电源、信号甚至接地的走线并输出成 RLC SPICE 模型或矩阵形式的电感值的文档。

7、PowerDC

Thermal Flow Enhancements

8、热分析流程增强:

·强化存档/载入分析结果的功能,以支持 2D / 3D 应力分布

·添加热传递系数值到签核报告中

·改进散热器编辑过程,避免在编辑模型后发生重复点击确定按钮

·强化电源和温度分布图形档案

为IC封装和PCB的电源分配网络(PDN)的可靠设计提供指导

cadence sigrity 2017特点

• 可以分析板上任意结构的电磁耦合特性，为器件/去耦电容的放置位置以及过孔的排布提供依据

• 可以提取IC封装电源网络与信号网络的阻抗(Z)参数及散射(S)参数，研究电源的谐振频率以及输入阻抗，或研究信号的插入损耗及反射系数，为精确分析电源和信号的性能提供依据; 为时域SSN仿真提供可靠的宽带网络参数模型

• 分析整板远场和近场的EMI/EMC性能，全三维显示复杂的近场辐射水平，为解决板级的EMI/EMC问题提供依据

• 分析板上任意位置的谐振特性，找出系统在实际工作时电源平面上的谐振及波动特性，为电源的覆铜方式及去耦电容的放置位置提供依据

• 支持叠层以及其他物理设计参数的假定(What-if)分析，快速评估设计参数对系统性能的影响

• 基于专利算法的精确直流求解引擎(PowerDC)，可支持从直流(DC)到宽频段的精确模型提取

• 与三维(3D)IC封装设计和板级设计工具无缝集成

Sigrity 2017安装教程：

1、解压安装包首先打开“SIG17.00”目录，运行“setup.exe”，选择“Product installation”

2、弹出安装界面，点击【next】

3、选择安装组件，点击【next】

4、安装进行中，耐心等待

5、安装完成